Lattice línea de descarga USB FPGA CPLD ISP simulación de descarga HWUSBN2A

21,01 €
Impuestos excluidos

Lattice línea de descarga USB FPGA CPLD ISP simulación de descarga HW-USBN-2A

Chipsetpro.com

Chipsetpro.com

Cantidad
El plazo de entrega es de 14-28 días

Lattice USB línea de descarga FPGA CPLD ISP descarga simulación HW-USBN-2A

Inicie sesión para descargar: Descargar software

Funciones

1. Utilizando Lattice diseño original, para garantizar el uso de estable y fiable

2. Soporta amplia tensión de destino 1.2V- 5V

3.Fuente de alimentación USB, sin fuente de alimentación externa sola

4. Soporta todos los entornos de desarrollo LATTICE (LSC ISPVM, LATTICE DEMIOND, LATTICE ISPEVER, y LATTICE PROGRAMMER)

Soporta una gama completa de FPGAs de Lattice como SC (M) / XP / XP2 / ECP2 (M) / ECP3 / ECP5 (G) / MachXO / MachXO2 / MachXO3 / ICE40 series

6. Compatible con toda la gama de CPLD de Lattice, como las series 1000/2000/4000 / ispMACH

7. Soporta JTAG, FLASH interno, modo de programación SPI FLASH

8. No hay necesidad de instalar un controlador independiente, soporte directo para Diamond / ispLever6.x / 7.x / classic / ispVM varias versiones de controladores

9. Tiene una entrada de límite de corriente, las medidas de protección ESD para garantizar que la línea de descarga es completa

10. Utilizando Lattice oficial 2 * 5Pin pitch 2.54mm JTAG interfaz

11. Soporta el sistema operativo Win2000 / XP, Windows7 / 8/10, Linux y así sucesivamente

Cable de descarga Pin Descripción

1.SCLK / TCK: conectar con el pin SCLK / TCK del chip

2.GND: Descargador y la placa de destino del público, su conexión interna de 2,4 pines, en uso, necesita ser un 2,4 pies conectado a la placa de destino

3.MODE / TMS: con la conexión MODE / TMS pin del chip

4.GND: Downloader y la placa de destino del público, la conexión interna de 2,4 pines, en la necesidad de utilizar estos dos en un 2,4 pies conectado a la placa de destino

5. SDI / TDI: SDI / TDI pin de conexión con el chip

6.VCC: Se utiliza para detectar si la placa de destino conectado al descargador está encendido o no se utiliza para alimentar la placa de destino. El descargador oficial no tiene la capacidad de suministrar energía a la placa de destino. Esto requiere atención

7.SDO / TDO: conexión de los pines SDO / TDO con el chip

8.INTI: es necesario conectar los pines INTI al descargar y depurar algunos chips, no es necesario conectar todos los chips

9.TRST: En la descarga y depuración de algunos chips es necesario conectar el pin TRST, no todos los chips necesitan conectarse

10.ispEN / Enable / PROG: Es necesario conectar los pines ispEN / Enable / PROG al descargar y depurar algunos chips, y no todos los chips necesitan conectarse

Lista de envío

1.Cable de descarga USB Lattice (1)

2.USB 2.0 cable de datos (1)

3.10P 2.54MM espaciado del cable (1)

4.10P de alta calidad de celosía especial línea de mosca (1)

5.2.54mm paso 2X5 vuelta 8P línea de definición estándar (1)

CH001589

Sin opiniones por el momento

Escribe tu opinión

Lattice línea de descarga USB FPGA CPLD ISP simulación de descarga HWUSBN2A

Lattice línea de descarga USB FPGA CPLD ISP simulación de descarga HW-USBN-2A

Escribe tu opinión

16 other products in the same category